本技术涉及集成电路技术,旨在保护一种RISC-V指令集增强型音频降噪加速系统及其方法。该系统包含核心组件E203_CORE和NICE_CORE,专注于提升音频降噪处理的效率和性能。
背景技术
随着经济的发展和技术的不断进步,音频降噪系统的应用场景越来越多,例如车内降噪、燃气站内降噪、耳机降噪等。但是目前往往采取的还是物理隔绝噪声源等被动降噪的方式,采用主动降噪让声源信号叠加相消的方式往往具备硬件实现困难,改进的优良算法很难用FPGA进行硬件实现,因此采用软件实现方式将会使得改进的算法能够实现,这将会是解决音频降噪算法实现困难的一种重要手段。
同时,RISC v作为一种新兴的指令集架构,具备了开源和后发优势。针对嵌入式领域而言,采用这种指令集架构的软核能够自定义指令,针对算法中的乘积累加结构和卷积结构,能定制出专用的加速单元电路,实现音频降噪专用设计领域。随着国内对于RISC v指令集架构的热烈推崇,这样的专用领域SOC芯片设计将能得到更大的发展。
然后,随着国内AIOT的兴起,针对处理器核的运行速度等问题,出现了很多不同类型的加速器,常见的如针对图像的神经网络加速器,其中又有很多的类型,但是传统的硬件FxLMS算法实现并没有合适的加速器对其进行特定运算加速,乘法器和加法器随着算法的复杂度上去之后使硬件实现FxLMS算法更具备挑战性,因此采用FPGA+MCU架构的软硬件协同,用软件进行算法实现,硬件针对特定运算进行加速,将在音频降噪系统中展现新的方向和可能。
传统的降噪方式如提取多个噪声音频信号的幅度值角度值然后利用神经网络进行训练确定出一个纯净音频信号的复数谱,然后将得到的复数谱进行逆变换,最后根据这个逆变换去进行音频降噪。这样的方式往往不具备灵活性,针对不同的噪声源就需要进行重新训练,同时这样的方式也不具备采用软硬件协同处理的灵活性,因此本发明基于RISCv自定义指令集拓展的音频降噪加速器系统将为音频降噪提供一种新的方法。
实现思路