本技术公开了一种多FPGA芯片间可靠传输的通信方法,所述方法包括如下步骤:S1.选择分割点,将目标设计分割放在多个FPGA芯片中,分割后的模块分别为第N‑1模块至第N模块,其中N大于等于2;S2.当第N‑1模块向第N模块传输数据时,在F
背景技术
大规模数字芯片的验证,由于EDA(电子设计自动化,ElectronicsDesignAutomation)工具仿真验证时效上的局限性,一般会配合使用FPGA(现场可编程门阵列,Field-Programmable Gate Array)芯片进行原型验证,FPGA原型验证就是将ASIC(专用集成电路,Application Specific Integrated Circuit)的逻辑设计等价实现在FPGA芯片中进行验证,相比EDA仿真FPGA可以实现门级并行处理,从而获得极大的时效收益。此外,大规模数字芯片的验证通常需要软硬件结合的方式,使用FPGA可以给软件提供一个拥有实时反馈能力的开发平台,进一步提高电路验证的可靠性。大规模数字芯片越来越复杂,规模日益增大,这就需要资源更大的FPGA芯片,但是资源丰富的FPGA芯片由于技术封锁原因不易获取,因而将一个完整工程拆分放在多个FPGA芯片中进行验证已经成为当下大规模设计验证中必不可少的重要手段。而要想充分发挥多FPGA芯片验证的优势,首先就要找到一种可以解决跨芯片数据可靠通信的方法。
实现思路