本技术方案涉及一种存储器数据读取感测电路,该电路设计包含多个存储单元和参考单元的阵列排列,其中参考单元分为第一和第二参考单元。该电路旨在优化数据读取过程中的感测性能,通过精确控制参考信号的产生,以提高数据读取的准确性和可靠性。
背景技术
现有的存储器有各种类型的存储器,例如DRAM存储器、Flash存储器、磁存储器、RRAM存储器以及铁电存储器等。其中铁电存储器是采用铁电材料作为存储介质的一种非易失性存储器,其具有低功耗、快速写性能和高最大读/写耐久度等优点。
现有的铁电存储器的存储单元通常有2T2C结构和1T1C结构。其中2T2C结构是每个存储单元包括2个由晶体管和电容组成的成对的存储单元,两个存储单元存储两个相反的数据互为参考信号。1T1C的结构是每个存储单元包括1个晶体管和电容组成的存储单元,每个存储单元存储的数据与额外提供的参考信号进行比较来判断存储单元存储的数据。
如图1所示,现有的1T1C结构的铁电存储器,其包括铁电存储单元和参考单元,其中参考单元包括一列存储数据“1”的参考单元和一列存储数据“0”的参考单元。如图2所示,其显示现有的1T1C结构的存储器的参考信号产生电路,如图中所示,存储数据“1”的参考单元的位线BLref1和存储数据“0”的参考单元的位线BLref0分别经晶体管T1和T0连接至节点nb,节点nb连接至电压比较器的一个输入端,需要读取的存储单元的位线BLx经过一个晶体管Tx连接至节点na,节点na连接至电压比较器的另一个输入端,通过比较节点na的电压和参考单元nb节点的电压来判断读取的存储单元存储的数据。这种读出数据比较电路,读取的存储单元的位线BLx不是直接输入电压比较器,而是经过晶体管Tx组成的电路的节点na输入电压比较器,这样一个是增加电路的复杂性,另一个是节点na的电压可能存在与位线电压不匹配的情况,会造成读出容量的损失。而且现有的这种参考信号产生电路无法获得等效的BL1和BL0的平均值,而且因为存储单元的位线只连接一个电压比较器的输入端,而参考信号产生电路需要连接多个电压比较器的输入端,因此存储单元的位线电压无法与参考单元的位线电压匹配,所以比较出的结果可能存在偏差。
因此有必要提出一种新的参考信号生成电路以及读取感测电路来克服现有技术的前述缺陷。
实现思路