本技术涉及人工智能技术,提供了一种结合移位模块和AXI交叉矩阵的FPGA故障检测加速器设计。该设计采用GHOSTNETV2作为核心网络架构,其第一层主要负责卷积运算,以提高故障检测效率和准确性。
背景技术
深度学习的进步推动了包括故障诊断在内的各个跨学科领域的快速发展,这一进展不仅推高了GPU制造商的股价,还引发了新的讨论。尽管GPU具有诸多优点,但其高昂的成本和电力消耗导致它们并未得到广泛应用,因此在大多数实际工业环境中并不适用。因此,为了寻求更有效的部署方案,近几个月来,许多研究人员都在寻找替代方案。
人们普遍认为,迫切需要一种更高效、低功耗的加速器。然而,确定能够实现这一目标的硬件仍然是一个关键问题。一些公司已经直接开始了芯片制造过程(如谷歌的TPU、亚马逊的Inferentia和微软新发布的Maia),但漫长的芯片制造周期以及难以跟上快速演变的模型环境(如Maia的内存带宽受限)等挑战,构成了巨大的障碍。在通用处理器(CPU/GPU)和专用加速器(ASIC)之间,还存在另一种硬件选择:现场可编程门阵列(FPGA)。FPGA在可编程性和性能之间取得了优于通用处理器的平衡。然而,用FPGA支持前所未有的规模带来了巨大挑战,特别是在计算和内存资源方面。同时,设计能够实现低延迟和高能效的硬件加速器也至关重要,为FPGA确定合适的应用场景至关重要。为了充分发挥FPGA的潜力,必须考虑其可重构性。以往的研究曾尝试在FPGA上构建指令集体系结构(或覆盖层),但实际上,这种方法滥用了FPGA。一旦将特定的指令集实现为专用电路,将其转换为ASIC往往比使用FPGA更高效,这使得FPGA仅仅成为了一个实验原型,无法充分利用其可重构特性。CPU中使用的指令集体系结构等通常会因指令解码和多级内存访问而产生显著的性能和能耗开销。消除这些额外的开销可以大大提高硬件效率。
实现思路