本技术涉及集成电路技术,描述了一种全摆幅输入型灵敏放大器的设计及其在模块和芯片中的应用。该放大器集成了输出电路、预充电路、自适应选通电路和失调抑制电路,旨在提升信号处理的灵敏度和稳定性。
背景技术
随着可穿戴设备的普及和CMOS工艺关键尺寸的不断缩小,芯片的集成度的不断提高,大容量高密度存储芯片的需求日益提升。但大容量高密度的存储阵列将在一条位线上挂载更多的存储单元,这使得位线电容不断增大,并极大增加了位线全摆幅放电的延时及其动态功耗。
为避免由于位线放电缓慢导致存储信息读取延时过大的问题,在静态随机存储器(SRAM)中,通常采用灵敏放大器来感应位线两端的电压差,并进行存储数据的快速放大和读取操作。同时,由于能够规避存储阵列中读半选问题带来的数据翻转风险,读写分离独立读位线的设计方式愈发常见,因此能够识别单端读位线电压信息变化的灵敏放大器也愈发受到青睐。
目前,凭借结构简单、内部通过交叉耦合正反馈能够快速放大位线压差信息的优势,锁存器型灵敏放大器被广泛应用于SRAM电路中。锁存型灵敏放大器以两对交叉耦合的反相器组成数据放大的核心结构:通过一对压控传输管控制位线信息的输入,并通过一个NMOS晶体管作为电路的使能控制端和供电电流源。但由于输入管存在阈值电压问题,传统锁存型灵敏放大器的工作范围只能在中高电压进行灵敏放大功能,若输入均为低电压则无法进行灵敏放大。同时,由于锁存型灵敏放大器的内部为差分结构,因此会引入失调电压——即当位线压差信号小于一定电压时,锁存型灵敏放大器将无法识别或识别错误。
实现思路